Le Ponte Vecchio d'Intel et le Zen 3 d'AMD montrent la promesse d'une technologie de conditionnement de semi-conducteurs avancée

Intel et AMD ont discuté de certaines de leurs conceptions de puces les plus avancées lors de la conférence internationale sur les circuits à semi-conducteurs cette semaine, et ils ont souligné le rôle que joue le conditionnement avancé dans leurs futurs produits de puces haut de gamme. Dans les deux cas, les nouvelles capacités de performance impressionnantes proviennent d'approches modulaires qui combinent des blocs de construction fabriqués dans différentes usines à l'aide de différents processus de fabrication. Il illustre le vaste potentiel du conditionnement des puces dans l'avenir de l'innovation des semi-conducteurs.

Le marché cible d'Intel pour Ponte Vecchio est celui d'un module hautes performances à intégrer dans les grands systèmes de centres de données. Il s'agit d'une unité de traitement graphique (GPU) conçue pour les applications d'intelligence artificielle, d'apprentissage automatique et d'infographie. Il porte le nom du pont de pierre médiéval qui relie la Piazza della Signoria d'un côté du fleuve Arno à Florence, en Italie, avec le Pallazzo Pitti de l'autre côté. L'un des points forts de la conception est la manière dont elle connecte une multitude de puces spécialisées - des blocs de construction de circuits intégrés destinés à être combinés pour créer des systèmes complets.

Ponte Vecchio utilise huit "tuiles" fabriquées selon le processus 5 nm le plus avancé de Taiwan Semiconductor Manufacturing Company (TSMC). Chaque tuile a huit "X^e” cœurs, et chacun des huit cœurs possède à son tour huit moteurs vectoriels et huit moteurs matriciels spécialisés. Les tuiles sont placées au-dessus d'une « tuile de base », qui les relie à la mémoire et au monde extérieur avec un tissu d'interrupteur géant. Cette dalle de base est construite à l'aide du processus "Intel 7" de la société, qui est un nouveau nom pour le processus de fabrication SuperFin 10 nm amélioré de la société. Il existe également un système de mémoire haute performance appelé "RAMBO", qui signifie Random Access Memory, Bandwidth Optimized, qui a été construit sur une tuile de base utilisant la technologie d'interconnexion Intel 7 Foveros. De nombreux autres blocs de construction sont également incorporés.

La conception Ponte Vecchio est une étude de cas d'intégration hétérogène - combinant 63 tuiles différentes (47 qui effectuent des fonctions informatiques et 16 pour la gestion thermique) avec un total de plus de 100 milliards de transistors dans un seul boîtier de 77.5 x 62.5 mm (environ 3 x 2.5 pouces). Il n'y a pas si longtemps, une telle puissance de calcul remplissait un entrepôt et nécessitait sa propre connexion au réseau électrique. Les défis d'ingénierie dans une telle conception sont nombreux :

Connecter toutes les pièces. Les concepteurs ont besoin d'un moyen de déplacer les signaux entre toutes les puces disparates. Autrefois, cela se faisait avec des fils ou des traces sur des cartes de circuits imprimés, et les puces étaient attachées en les soudant aux cartes. Mais cela s'est essoufflé il y a longtemps, à mesure que le nombre de signaux et la vitesse augmentaient. Si vous mettez tout dans une seule puce, vous pouvez les connecter avec des traces métalliques à l'arrière du processus de fabrication. Si vous souhaitez utiliser plusieurs puces, cela signifie que vous avez besoin de beaucoup de broches de connexion et que vous souhaitez que les distances de connexion soient courtes. Intel utilise deux technologies pour prendre en charge cela. Le premier est son "pont d'interconnexion multi-puces intégré" (EMIB) qui est constitué d'un petit ruban de silicium qui peut fournir des centaines ou des milliers de connexions à la fois, et le second est sa technologie d'empilage Foveros die-to-die en premier. utilisé dans son processeur mobile Lakefield.

Assurez-vous que toutes les pièces sont synchronisées. Une fois que vous avez connecté de nombreuses pièces disparates, vous devez vous assurer que toutes les pièces peuvent se parler de manière synchrone. Cela signifie généralement la distribution d'un signal de synchronisation connu sous le nom d'horloge, de sorte que toutes les puces puissent fonctionner en parallèle. Cela s'avère ne pas être anodin, car les signaux ont tendance à être faussés et l'environnement est très bruyant, avec de nombreux signaux qui rebondissent. Chaque tuile de calcul, par exemple, a plus de 7,000 40 connexions dans un espace de XNUMX millimètres carrés, donc c'est beaucoup à synchroniser.

Gérer la chaleur. Les dalles modulaires nécessitent chacune beaucoup de puissance, et la distribuer uniformément sur toute la surface tout en évacuant la chaleur générée est un énorme défi. Les puces mémoire sont empilées depuis un certain temps, mais la chaleur générée est assez uniformément répartie. Les puces ou les tuiles de processeur peuvent avoir des points chauds en fonction de leur utilisation intensive, et la gestion de la chaleur dans une pile de puces 3D n'est pas facile. Intel a utilisé un processus de métallisation pour les faces arrière des puces et les a intégrés à des dissipateurs de chaleur pour gérer les 600 watts projetés produits par le système Ponte Vecchio.

Les résultats de laboratoire initiaux rapportés par Intel incluaient des performances > 45 téraflops. Le supercalculateur Aurora en cours de construction aux Laboratoires nationaux d'Argonne utilisera plus de 54,000 18,000 Ponte Vecchios ainsi que plus de 2 1,000 processeurs Xeon de nouvelle génération. Aurora a une performance maximale ciblée de plus de 1990 Exaflops, soit 100 XNUMX fois plus qu'une machine Teraflop. Au milieu des années XNUMX, lorsque j'étais dans le secteur des superordinateurs, une machine à un téraflop était un projet scientifique de XNUMX millions de dollars.

Zen 3 d'AMD

AMD a parlé de son cœur de microprocesseur Zen 3 de deuxième génération construit sur le processus 7 nm de TSMC. Ce cœur de microprocesseur a été conçu pour être utilisé sur tous les segments de marché d'AMD, depuis les appareils mobiles à faible consommation d'énergie, les ordinateurs de bureau et jusqu'à ses serveurs de centre de données les plus puissants. Le principe central de cette stratégie consistait à emballer son cœur Zen 3 avec des fonctions de support en tant que «complexe central» sur un seul chiplet, qui servait de blocs de construction modulaires un peu comme les tuiles d'Intel. Ainsi, ils pourraient regrouper huit puces pour un ordinateur de bureau ou un serveur hautes performances, ou quatre puces pour un système de valeur, comme un système domestique bon marché que je pourrais acheter. AMD empile également les puces verticalement en utilisant ce qu'on appelle des vias traversant le silicium (TSV), un moyen de connecter plusieurs puces placées les unes sur les autres. Il pourrait également combiner deux à huit de ces puces avec une matrice de serveur fabriquée sur un processus GlobalFoundries 12 nm pour fabriquer son 3^rd puces de serveur EPYC de génération.

La grande opportunité que Ponte Vecchio et Zen 3 mettent en évidence est la possibilité de mélanger et assortir des puces fabriquées à l'aide de différents processus. Dans le cas d'Intel, cela comprenait des pièces fabriquées par lui-même ainsi que les processus les plus avancés de TSMC. AMD pourrait combiner des pièces de TSMC et GlobalFoundries. Un grand avantage de connecter ensemble des puces ou des tuiles plus petites plutôt que de simplement construire une grosse puce est que les plus petites auront de meilleurs rendements de fabrication et seront donc moins coûteuses. Vous pouvez également mélanger et assortir de nouveaux chiplets avec des chiplets plus anciens dont vous savez qu'ils sont bons ou qui sont fabriqués selon un processus moins coûteux.

Les conceptions AMD et Intel sont toutes deux techniques tours de force. Sans aucun doute, ils représentent beaucoup de travail acharné et d'apprentissage, et représentent d'énormes investissements de ressources. Mais tout comme IBM a introduit des sous-systèmes modulaires dans son mainframe System/360 dans les années 1960, et que les ordinateurs personnels sont devenus modulaires dans les années 1980, le partitionnement modulaire des microsystèmes en silicium, illustré par ces deux conceptions et rendu possible par le conditionnement avancé des puces, annonce un changement technologique significatif. Certes, bon nombre des fonctionnalités présentées ici sont encore hors de portée de la plupart des start-ups, mais nous pouvons imaginer que lorsque la technologie deviendra plus accessible, elle déclenchera une vague d'innovations mixtes.